FPGA CPLD -piirit

FPGA CPLD -piirejä käytetään korvaamaan logiikkapiirejä ja muita oheispiirejä. Piirit ovat edullisia muutaman euron hintaisia, mutta hinta nousee aika paljon piirin loogisten porttien määrän kasvaessa.

Piirien määrittämiseen käytetään kuvauskieltä jota ovat esimerkiksi VHDL ja verilog. Useammat valmistajat tarjoavat ilmaiseksi kehitysympäristön ja niistä löytyy koodigeneraattorit, simulaattorit yms.

Tässä on Xilinx:n ISE kehitysympäristön käyttöohje (yksinkertainen):
Xilinx ISE ohje

Lisää tietoa löytyy näistä linkeistä:
http://www.interq.or.jp/japan/se-inoue/e_cpld.htm

http://www.fpga4fun.com/

Unless otherwise stated, the content of this page is licensed under Creative Commons Attribution-ShareAlike 3.0 License